IDS-Praktikum

IDS-Praktikum

Unterlagen

• Die Unterlagen gibt Herr Dr. Arlt selbst aus
• bei einem ersten Termin vergibt er die Vorbereitungsunterlagen und auch Termine für die eigentliche Durchführung

Ohne VHDL

• Das Praktikum für die, die kein VHDL belegen besteht darin, einen Signalverlauf nachzubilden, der bis hinten in den Vorlesungsunterlagen ist.
• Der Quellcode findest sich auf der Seite Hardwarebeschreibungssprachen
• wichtig ist den Quellcode zu verstehen und zu wissen was er tut
• ansonsten besteht der hauptsächliche Inhalt darin, die Entwicklungsumgebung zu verstehen
• wer keine Lust auf Suchen hat:

<source lang="vhdl"> begin a <= '0', '1' after 10ns, 'o' after 30ns, '1' after 50ns, '0' after 58ns; b <= '0', '1' after 15ns; c <= inertial a and b after 12ns; d <= transport a and b after 12ns; e <= reject 8ns inertial not a after 10ns;

process(clk) variable num, sum integer range 0 to 15 := 0; begin if (clk = '1' and clkevent) then veq_q0 <= sum; num := num + 1; sum := num + 1; veq_q1 <= sum; end if; end process;

signal num, sum : integer range 0 to 15 := 0; process(clk) begin if (clk = '1' and clkevent) then veq_q0 <= sum; num <= num + 1; sum <= num + 1; veq_q1 <= sum; end if; end process; </source>